UAS (SISTEM DIGITAL GELOMBANG)_BIMO PRASETYO WIBOWO_2103015177

sumber : https://onlinelearning.uhamka.ac.id/

Tigas 14 [Bimo Prasetyo Wibowo] [2103015177] MEMBUAT SOAL DAN JAWABAN

Bimo Prasetyo Wibowo | 2D TI

Nim : 2103015177

MEMBUAT SOAL DAN JAWABAN

 

Latihan Soal 

1. system bilangan yang berbasis 2 dan 16 227(10) dikonversikan ke sistem biner mempunyai nilai 

a.11001111

b.11100011 *

c.11110101

d.1110011

2. Bilangan heksadesimal adalah bilangan yang berbasis

a.Bilangan yang berbasis 2  yaitu 0 dan 1

b.Bilangan yang berbasis 16 yaitu 0 dan 17

c.Bilangan yang berbasis 10 yaitu 0 – 9

d.Bilangan yang berbasis 16 yaitu 0 – 9 *

3. urutan bilangan hexadenary C7(16 ) Bilangan Heksadimal dikonversikan ke sistem biner mempunyai nilai 

a.11000111(2) *

b.11001111(2)

c.11111000(2)

d.11110001(2)

e.11111101(2)

4. Dasar operasi aritmatika sederhana Operasi logika meliputi perbandingan dua buah elemen logika dengan menggunakan operator logika yaitu kecuali 

a. sama dengan (=)

b. tidak sama dengan (<>)

c. lebih besar dari di bagi  (>/) *

d. kurang atau sama dengan dari (<=)

5.Ssifat aljabar Boolean asosiatif dari gerbang AND sistem aljabar himpunan atau proposisi yang memenuhi aturan-aturan ekivalen logis merupakan pengertian dari 

a.aljabar

b.boolean aljabar

c.aljabar boolean *

d.boolean gerbang AND

6. Sederhanakan K-Map dua variable F = AB + A'B + AB'

a. A+B*

b. B+A

c. A

d. B

7. Sederhanakan K-Map dua variable F = AB' + A'B'

a. A'

b. B' *

c. B

d. A

8. Sederhankan K-Map tiga variable F = ABC' + AB'C' + AB'C + ABC

a. B

b. A'

c. A *

d. B'

9. Sederhanakan K-Map empat variable F = A'BC'D + ABC'D + A'BCD + ABCD

a. BA

b. BC

c. BB

d. BD* 

10. Membagi bilangan desimal yang akan diubah, secara berturut – turut dengan pembagian 2, dengan memperhatikan sisa pembagiannya. Merupakan cara konversi bilangan desima ke …

a. Okta

b. Biner *

c. Heksadesimal

d. Bilangan basis 8

"Tugas 13 IMPLEMENTASI COUNTER [BIMO PRASETYO WIBOWO] [2103015177]"

Bimo Prasetyo Wibowo | 2D TI
NIM : 2103015177

IMPLEMENTASI COUNTER

Tugas 10 REGISTER [Bimo Prasetyo Wibowo] [2103015177]

 COMING SOON

Tugas 9 : Latches, FF, and Timer [Bimo Prasetyo Wibowo] [2103015177]

Bimo Prasetyo Wibowo | 2D TI
NIM : 2103015177

 Latches, Flip-Flop and Pewaktu (Timer)

    Dengan cara yang sama bahwa gerbang adalah blok bangunan sirkuit kombinatorial, kait dan sandal jepit adalah blok bangunan sirkuit sekuensial. Sementara gerbang harus dibuat langsung dari transistor, kait dapat dibuat dari gerbang, dan sandal jepit dapat dibuat dari kait. Fakta ini akan membuatnya lebih mudah untuk memahami kait dan sandal jepit.

    Baik kait maupun flip-flop adalah elemen rangkaian yang outputnya tidak hanya bergantung pada input saat ini, tetapi juga pada input dan output sebelumnya. Perbedaan antara latch dan flip-flop adalah bahwa latch tidak memiliki sinyal clock, sedangkan flip-flop selalu memiliki sinyal clock.

Latches

    Bagaimana kita bisa membuat rangkaian dari gerbang yang tidak kombinatorial? Jawabannya adalah umpan balik, yang berarti bahwa kita membuat loop dalam diagram rangkaian sehingga nilai keluaran bergantung, secara tidak langsung, pada dirinya sendiri. Jika umpan balik tersebut positif maka rangkaian cenderung memiliki keadaan stabil, dan jika negatif rangkaian akan cenderung berosilasi.

Kait memiliki umpan balik positif. Berikut adalah contoh kait sederhana:

Kait ini disebut SR-latch, yang merupakan singkatan dari set dan reset.

    Tidak praktis untuk menggunakan metode yang telah kami gunakan untuk menggambarkan rangkaian kombinatorial untuk menggambarkan perilaku SR-latch. Kemudian, kami akan menunjukkan metode untuk menggambarkan flip-flop dan sirkuit sekuensial clock. Untuk saat ini, kami hanya mengandalkan intuisi kami untuk menggambarkan cara kerja kait.

    SR-latch dimaksudkan untuk memiliki paling banyak satu inputnya sama dengan 1 setiap saat. Ketika kedua inputnya adalah 0, ia memiliki dua status stabil yang berbeda. Entah x adalah 0, dalam hal ini kami memiliki nilai sinyal berikut:

atau x adalah 1, dalam hal ini kita memiliki nilai sinyal berikut:

Nilai sebenarnya tergantung pada riwayat nilai input seperti yang akan kami tunjukkan selanjutnya.

Sekarang anggaplah s adalah 1 (dan oleh karena itu r adalah 0 karena kami mengizinkan paling banyak satu input menjadi 1 setiap saat). Kami mendapatkan nilai sinyal berikut:

1 pada input s memastikan output gerbang nor atas adalah 0, dan dua 0 pada input gerbang nor bawah memastikan output x adalah 1.

Sekarang anggaplah input s berubah dari 1 ke 0, sedangkan input r tetap pada 0. Input kedua dari gerbang nor atas adalah 1, jadi transisi dari 1 ke 0 dari input s, tidak membuat perbedaan. Keluaran x tetap pada 1. Dalam hal ini, jika masukan s dan r keduanya 0, hanya ada satu kemungkinan keadaan stabil, keadaan yang memberikan nilai x 1.

Sebaliknya, misalkan r adalah 1 (dan oleh karena itu s adalah 0 karena kami mengizinkan paling banyak satu input menjadi 1 setiap saat). Kami mendapatkan nilai sinyal berikut:

d 

Angka 1 pada input r memastikan output x adalah 0, dan dua 0 pada input gerbang nor atas memastikan output gerbang nor atas adalah 0.

Sekarang anggaplah input r berubah dari 1 ke 0, sedangkan input s tetap pada 0. Input kedua dari gerbang nor-bawah adalah 1, jadi transisi dari 1 ke 0 dari input r, tidak membuat perbedaan. Keluaran dari gerbang nor atas tetap pada 1. Dalam hal ini, jika input s dan r keduanya 0, hanya ada satu kemungkinan keadaan stabil, keadaan yang memberikan x nilai 0.

Dari pembahasan di atas, kami menyimpulkan bahwa SR-latch mampu mengingat keadaan terakhir dari input, dalam arti mengingat yang mana dari dua input, s atau r, yang terakhir bernilai 1.

Saat kita perlu menggambar SR-latch, kita menggunakan simbol berikut:

Flip-flops

Latch tidak sinkron, yang berarti bahwa output berubah segera setelah input berubah. Sebagian besar komputer saat ini, di sisi lain, adalah sinkron, yang berarti bahwa output dari semua rangkaian berurutan berubah secara bersamaan dengan ritme sinyal jam global.

Flip-flop adalah versi sinkron dari latch. Untuk lebih memperumit situasi, ada beberapa tipe dasar sandal jepit. Di sini, kita hanya akan mempertimbangkan jenis yang disebut flip-flop master-slave.

Selain tipe dasar flip-flop, ada variasi kecil tergantung pada jumlah input dan bagaimana mereka mengontrol keadaan flip-flop. Di sini, kita hanya akan mempertimbangkan jenis flip-flop yang sangat sederhana yang disebut D-flip-flop. D-flip-flop master-slave dibangun dari dua SR-latches dan beberapa gerbang. Berikut adalah diagram sirkuit:

SR-latch paling kiri disebut master dan paling kanan disebut slave.

Mari kita pertimbangkan terlebih dahulu apa yang terjadi ketika sinyal clock adalah 1. Dalam hal ini, dua gerbang-dan di depan input master terbuka, yaitu, mereka membiarkan nilai input-D melalui input s dari master, dan kebalikan dari input D ke input r dari master. Dengan demikian, nilai input D akan langsung melalui master ke output x dari master. Tetapi dua gerbang-dan dari slave ditutup kembali, yaitu outputnya selalu 0, jadi slave mempertahankan nilai lamanya.

Sebaliknya, ketika sinyal clock adalah 0, kebalikannya benar, yaitu, gerbang-dan pada input master tertutup, sedangkan yang pada input slave terbuka. Dalam hal ini, flip-flop sama sekali tidak sensitif terhadap perubahan input.

Sekarang, mari kita perhatikan apa yang terjadi ketika jam bergerak dari 1 ke 0. Agar ini berfungsi, kita harus mengasumsikan bahwa input tetap sama selama periode singkat dari kanan sebelum ke kanan setelah sinyal jam berubah. Hal pertama yang terjadi adalah gerbang-dan pada input master mati, yaitu, mereka menjadi tidak sensitif terhadap perubahan input lebih lanjut. Nilai keluaran x dari master sekarang menjadi nilai masukan D tepat sebelum jam mulai berubah. Beberapa saat kemudian, transisi sinyal clock telah melewati inverter dan mencapai gerbang-dan dari slave. Gerbang ini terbuka, memungkinkan output x dari master disebarkan ke nilai x dari slave. Nilai x dari slave, dan oleh karena itu nilai seluruh flip-flop sekarang berisi nilai input D tepat sebelum jam mulai berubah. Kita dapat mengatakan bahwa transisi jam menyalin input ke output flip-flop. Tetapi tidak pernah ada jalur langsung dari input ke output. Output berubah hanya sebagai akibat dari transisi jam dari 1 ke 0.

Akhirnya, mari kita lihat apa yang terjadi ketika jam bergerak dari 0 ke 1. Pertama, gerbang dan master terbuka, membiarkan nilai input D masuk ke master. Pada saat nilai D mencapai master, transisi sinyal clock mencapai gerbang-dan dari slave, dan mematikannya sebelum output yang mungkin dimodifikasi dari master mencapai slave. Jadi, budak itu mempertahankan nilai lamanya. Dari luar, sepertinya tidak ada yang terjadi, karena outputnya tidak berubah. Namun, mulai sekarang, master terbuka untuk perubahan input.

Berikut adalah simbol yang kami gunakan untuk D-flip-flop:

Segitiga kecil untuk input jam menunjukkan bahwa input ini sensitif hanya untuk transisi yang bertentangan dengan level seperti yang dijelaskan dalam paragraf sebelumnya. Terkadang kita tidak menggambar input jam sama sekali ketika dipahami bahwa itu ada di sana. Sinyal jam membosankan karena semuanya hanya terhubung satu sama lain. Oleh karena itu tidak ada gunanya menggambar semuanya, dan dengan demikian mengacaukan diagram yang tidak perlu.

KARTU UTS SEMESTER 2 BIMO PRASETYO WIBOWO

 

UTS "Bimo Prastyo Wibowo_2103015177_2D_Teknik Informatika"

                Sumber : https://onlinelearning.uhamka.ac.id

Tugas 8 [Bimo Prasetyo Wibowo] Function of CL

MATERI SEDANG DALAM PROGRES, HEHE

Tugas7 [Bimo Prasetyo Wibowo] Boolean dan Karnaugh Map

Bimo Prasetyo Wibowo | 2D TI

NIM : 2103015177 

Mata Kuliah : Sistem Digital dan Gelombang

Aljabar Boolean, Penyederhanaan Logika dan Peta Karnaugh

    Karnaugh Map atau K-Map adalah suatu teknik penyederhanaan fungsi logika dengan cara pemetaan. K-Map terdiri dari kotak-kotak yang jumlahnya terdiri dari jumlah variable dan fungsi logika atau jumlah inputan dari rangkaian logika yang sedang kita hitung.

Tugas 6 [Bimo Prasetyo Wibowo] Teorema DeMorgan's

Hukum De Morgan

    Untuk membuktikan Persamaan (1-1) perlu di perhatikan, bahwa jikalau semua masukan 1, masing-masing ruas persamaan akan memberikan suatu hasil yang sama dengan 0. Di pihak lain, kalau satu (atau lebih dari satu) masukan sama dengan 0, maka masing-masing ruas persamaan akan memberikan suatu hasil yang sama dengan 1. Sehingga, untuk semua kemungkinan masukan dari ruas sebelah kanan persamaan sama dengan ruas sebelah kiri. Persamaan (1-2) dibuktikan dengan cara yang sama. Hukum De Morgan memperlengkap daftar identitas Boole dasar. Untuk masing-masing acuan selanjutnya, semua hubungan-hubungan tersebut di ringkas dalam tabel 1a.

Contoh penggunaan aljabar boole hukum-hukum De Morgan pada ekuivalensi rangkaian EXCLUSIVE OR adalah sebagai berikut:
Diketahui suatu fungsi logika boole EXCLUSIVE OR

dan ekuivalen dengan fungsi logika boole

buktikan bahwa memang kedua persamaan tersebut ekuivalen. Maka dua persamaan tersebut dapat dibuktikan dengan penjabaran dengan pertolongan aljabar boole sebagai berikut:

Dari ketiga persamaan logika boole tersebut, menghasilkan Tabel kebenaran yang sama

Jadi jelas dua persamaan diatas memang ekuivalen.

Dari hukum De Morgan dapat disimpulkan, bahwa untuk mendapatkan komplemen (pelengkap) dari suatu fungsi boole adalah dengan mengubah semua operasi OR menjadi operasi AND, ataupun sebaliknya mengubah semua operasi AND menjadi operasi OR, dan melakukan penolakan masing-masing simbol binernya. Dan dengan pertolongan hukum De Morgan dapat kita tunjukkan bahwa suatu rangkaian AND untuk logika positif juga bekerja seperti halnya suatu gerbang OR untuk logika negatif. Misalkan Y adalah keluaran dan A, B, ... , N adalah masukan-masukan ke AND positif, sehingga

Untuk membuktikan Persamaan (1-1) perlu di perhatikan, bahwa jikalau semua masukan 1, masing-masing ruas persamaan akan memberikan suatu hasil yang sama dengan 0. Di pihak lain, kalau satu (atau lebih dari satu) masukan sama dengan 0, maka masing-masing ruas persamaan akan memberikan suatu hasil yang sama dengan 1. Sehingga, untuk semua kemungkinan masukan dari ruas sebelah kanan persamaan sama dengan ruas sebelah kiri. Persamaan (1-2) dibuktikan dengan cara yang sama. Hukum De Morgan memperlengkap daftar identitas Boole dasar. Untuk masing-masing acuan selanjutnya, semua hubungan-hubungan tersebut di ringkas dalam tabel 1a.

Contoh penggunaan aljabar boole hukum-hukum De Morgan pada ekuivalensi rangkaian EXCLUSIVE OR adalah sebagai berikut:

Diketahui suatu fungsi logika boole EXCLUSIVE OR

dan ekuivalen dengan fungsi logika boole

, buktikan bahwa memang kedua persamaan tersebut ekuivalen. Maka dua persamaan tersebut dapat dibuktikan dengan penjabaran dengan pertolongan aljabar boole sebagai berikut:

Dari ketiga persamaan logika boole tersebut, menghasilkan Tabel kebenaran yang sama

Jadi jelas dua persamaan diatas memang ekuivalen.

Dari hukum De Morgan dapat disimpulkan, bahwa untuk mendapatkan komplemen (pelengkap) dari suatu fungsi boole adalah dengan mengubah semua operasi OR menjadi operasi AND, ataupun sebaliknya mengubah semua operasi AND menjadi operasi OR, dan melakukan penolakan masing-masing simbol binernya. Dan dengan pertolongan hukum De Morgan dapat kita tunjukkan bahwa suatu rangkaian AND untuk logika positif juga bekerja seperti halnya suatu gerbang OR untuk logika negatif. Misalkan Y adalah keluaran dan A, B, ... , N adalah masukan-masukan ke AND positif, sehingga

Kalau keluaran dan semua masukan dari rangkaian dikomplemenkan sedemikian hingga 1 menjadi 0 dan sebaliknya, maka logika positif berubah menjadi logika negatif. Karena Y danmenggambarkan terminal keluaran yang sama, A dan menggambarkan terminal masukan yang sama, dan lain sebagainya. Rangkaian yang melaksanakan logika AND positif dalam persamaan (1-3) juga bekerja sebagai gerbang logika OR negatif pada persamaan (1-4). Alasan yang sama digunakan untuk membuktikan, bahwa rangkaian yang sama mungkin berlaku sebagai AND negatif atau OR positif, tergantung kepada bagaimana tingkat biner didefinisikan. Hal ini telah dibuktikan untuk logika dioda. Untuk lebih jelasnya berikut ditampilkan aplikasi teorema De Morgan dalam diagram blok fungsi logika boole pada gambar 1-1c. Suatu OR yang diubah ke AND dengan membalikkan semua masukan dan keluarannya, gambar 1-1d. Suatu AND menjadi OR, kalau semua masukan dan keluaran komplemen.





Sekarang jelas bahwa sebenarnya tidak perlu menggunakan semua gerbang logika, yakni cukup adanya OR dan NOT atau AND dan NOT saja, karena dari hukum De Morgan persamaan (1-1) AND dapat diperoleh dari OR dan NOT, seperti ditunjukkan dalam gambar 1-1c. Dan dengan cara yang sama, AND dan NOT dapat dipilih sebagai rangkaian gerbang logika dasar, dan dari hukum De Morgan persamaan (1-2), OR mungkin dapat dibangun seperti ditunjukkan dalam gambar 1-1d. Gambar ini akan menjelaskan lagi, bahwa OR (AND) dibalikkan pada masukan dan keluaran membentuk logika AND (OR)

sumber : https://onlinelearning.uhamka.ac.id/

Tugas 5 [Bimo Prasetyo Wibowo] Aljabar Boolean

Bimo Prasetyo Wibowo | 2D TI

NIM : 2103015177 

Mata Kuliah : Sistem Digital dan Gelombang

Aturan - aturan Aljabar Boolean

Pengertian

    Aljabar boolean adalah aljabar yang berhubungan dengan variabel biner dan operasi logik, dimana aljabar boolean adalah sistem matematika yang terbentuk dari 3 operator logika berupa "negasi", Logika "AND" dan "OR". Selain simbol logika "0" dan "1" yang digunakan untuk merepresentasikan input atau output digital, kita juga dapat menggunakannya sebagai konstanta pada rangkaian terbuka atau rangkaian tertutup secara permanen.

    Aljabar Boolean adalah operasi matematika yang berguna dalam menganalisis gerbang dan sirkuit digital, dengan menggunakan "Hukum Boolean" ini maka akan dapat mengurangi atau menyederhanakan ekspresi Boolean yang kompleks dengan maksud untuk mengurangi jumlah gerbang logika yang diperlukan. Oleh sebab itu, Aljabar Boolean adalah sistem matematika yang didasarkan pada logika yang memiliki seperangkat aturan atau hukum yang berguna dalam menentukan, mengurangi atau menyederhanakan ekspresi Boolean.

Tabel Kebenaran Hukum  Aljabar Boolean

Fungsi Aljabar Boolean

Berdasarkan penjelasan sebelumnya, maka gerbang dasar AND, OR, NOT 2 input akan menghasilkan 16 fungsi yang ditunjukan pada tabel dibawah

Hukum Aljabar Boolean

Dengan menggunakan Hukum Aljabar Boolean ini, kita dapat mengurangi dan menyederhanakan Ekspresi Boolean yang kompleks sehingga dapat mengurangi jumlah Gerbang Logika yang diperlukan dalam sebuah rangkaian Digital Elektronika.

Dibawah ini terdapat 6 tipe Hukum yang berkaitan dengan Hukum Aljabar Boolean

Hukum Komutatif (Commutative Law)

Hukum Komutatif menyatakan bahwa penukaran urutan variabel atau sinyal Input tidak akan berpengaruh terhadap Output Rangkaian Logika.

Contoh :

Perkalian (Gerbang Logika AND)

X.Y = Y.X

Penjumlahan (Gerbang Logika OR)

X+Y = Y+X

Catatan : Pada penjumlahan dan perkalian, kita dapat menukarkan posisi variabel atau dalam hal ini adalah sinyal Input, hasilnya akan tetap sama atau tidak akan mengubah keluarannya.

Hukum Asosiatif (Associative Law)

Hukum Asosiatif menyatakan bahwa urutan operasi logika tidak akan berpengaruh terhadap Output Rangkaian Logika.

Contoh :

Perkalian (Gerbang Logika AND)

W . (X . Y) = (W . X) . Y

Penjumlahan (Gerbang Logika OR)

W + (X + Y) = (W + X) + Y

Catatan : Pada penjumlahan dan perkalian, kita dapat mengelompokan posisi variabel dalam hal ini adalah urutan operasi logikanya, hasilnya akan tetap sama atau tidak akan mengubah keluarannya. Tidak peduli yang mana dihitung terlebih dahulu, hasilnya tetap akan sama. Tanda kurung hanya sekedar untuk mempermudah mengingat yang mana akan dihitung terlebih dahulu.

 

Hukum Distributif

Hukum Distributif menyatakan bahwa variabel-variabel atau sinyal Input dapat disebarkan tempatnya atau diubah urutan sinyalnya, perubahan tersebut tidak akan mempengaruhi Output Keluarannya.

Hukum AND (AND Law)

Disebut dengan Hukum AND karena pada hukum ini menggunakan Operasi Logika AND atau perkalian. Berikut ini contohnya :

Hukum OR (OR Law)

Hukum OR menggunakn Operasi Logika OR atau Penjumlahan. Berikut ini adalah Contohnya :

Hukum Inversi (Inversion Law)

Hukum Inversi menggunakan Operasi Logika NOT. Hukum Inversi ini menyatakan jika terjadi Inversi ganda (kebalikan 2 kali) maka hasilnya akan kembali ke nilai aslinya.

Jadi, jika suatu Input (masukan) diinversi (dibalik) maka hasilnya akan berlawanan. Namun jika diinversi sekali lagi, hasilnya akan kembali ke semula.

Prioritas Operasi Aljabar Boolean

Pada teorema Aljabar Boolean dikenal 3 operasi logika yaitu operasi logika OR,AND, dan NOT sehingga dapat dihasilkan berbagai bentuk fungsi logika. Demi memudahkan dalam pengoperasianya maka dipergunakan tanda kurung untuk memberikan prioritas. Pada dasarnya  konsep prioritas operasi ini tidak ada bedanya dengan konsep prioritas pada operasi aritmatika.

Berikut aturan prioritas operasi Aljabar Booolean

1. Bila terdapat tanda kurung maka diselesaikan terlebih dahulu.

2. Bila tidak terdapat tanda kurung, maka suatu penyataan logika diselesaikan dengan urutan : NOT, AND setelah itu OR.

Contoh :

1. pertama kerjakan terlebih dahulu negasi A dan B

2. Lanjutkan dengan operasi

3. Kemudian baru lanjutkan dengan operasi 

Sumber : https://onlinelearning.uhamka.ac.id/

               https://www.webstudi.site/2019/02/aljabar-boolean.html

               https://teknikelektronika.com/pengertian-aljabar-boolean-hukum-aljabar-boolean/

Tugas 4 [Bimo Prasetyo Wibowo] Gerbang Logika

Bimo Prasetyo Wibowo | 2D TI

NIM : 2103015177 

Mata Kuliah : Sistem Digital dan Gelombang

Gerbang Logika dan Aljabar Boolean

A. PENGERTIAN

        Gerbang Logika atau dalam bahasa Inggris disebut dengan Logic Gate adalah dasar pembentuk Sistem Elektronika Digital yang berfungsi untuk mengubah satu atau beberapa Input (masukan) menjadi sebuah sinyal Output (Keluaran) Logis. Gerbang Logika beroperasi berdasarkan sistem bilangan biner yaitu bilangan yang hanya memiliki 2 kode simbol yakni 0 dan 1 dengan menggunakan Teori Aljabar Boolean.

    Gerbang Logika yang diterapkan dalam Sistem Elektronika Digital pada dasarnya menggunakan Komponen-komponen Elektronika seperti Integrated Circuit (IC), Dioda, Transistor, Relay, Optik maupun Elemen Mekanikal. Aljabar Boolean adalah alat yang penting dalam menggambarkan, menganalisa, merancang, dan mengimplementasikan rangkaian digital.

B. Jenis-jenis Gerbang Logika Dasar dan Simbolnya

Terdapat 7 jenis Gerbang Logika Dasar yang membentuk sebuah Sistem Elektronika Digital, yaitu :

1. Gerbang AND
2. Gerbang OR
3. Gerbang NOT
4. Gerbang NAND
5. Gerbang NOR
6. Gerbang X-OR (Exclusive OR)
7. Gerbang X-NOR (Exlusive NOR)

Tabel yang berisikan kombinasi-kombinasi Variabel Input (Masukan) yang menghasilkan Output (Keluaran) Logis disebut dengan “Tabel Kebenaran” atau “Truth Table”.

Input dan Output pada Gerbang Logika hanya memiliki 2 level. Kedua Level tersebut pada umumnya dapat dilambangkan dengan :

• HIGH (tinggi) dan LOW (rendah)
• TRUE (benar) dan FALSE (salah)
• ON (Hidup) dan OFF (Mati)
• 1 dan 0

Contoh Penerapannya ke dalam Rangkaian Elektronika yang memakai Transistor TTL (Transistor-transistor Logic),  maka 0V dalam Rangkaian akan diasumsikan sebagai “LOW” atau “0” sedangkan 5V akan diasumsikan sebagai “HIGH” atau “1”.

Berikut ini adalah Penjelasan singkat mengenai 7 jenis Gerbang Logika Dasar beserta Simbol dan Tabel Kebenarannya.

Gerbang AND (AND Gate)

        Gerbang AND memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang AND akan menghasilkan Keluaran (Output) Logika 1 jika semua masukan (Input) bernilai Logika 1 dan akan menghasilkan Keluaran (Output) Logika 0 jika salah satu dari masukan (Input) bernilai Logika 0. Simbol yang menandakan Operasi Gerbang Logika AND adalah tanda titik (“.”) atau tidak memakai tanda sama sekali. Contohnya : Z = X.Y atau Z = XY.

Simbol dan Tabel Kebenaran Gerbang AND (AND Gate)

Gerbang OR (OR Gate)

        Gerbang OR memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang OR akan menghasilkan Keluaran (Output) 1 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin menghasilkan Keluaran (Output) Logika 0, maka semua Masukan (Input) harus bernilai Logika 0.

Simbol yang menandakan Operasi Logika OR adalah tanda Plus (“+”). Contohnya : Z = X + Y.

Simbol dan Tabel Kebenaran Gerbang OR (OR Gate)

 Gerbang NOT (NOT Gate)

        Gerbang NOT hanya memerlukan sebuah Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang NOT disebut juga dengan Inverter (Pembalik) karena menghasilkan Keluaran (Output) yang berlawanan (kebalikan) dengan Masukan atau Inputnya. Berarti jika kita ingin mendapatkan Keluaran (Output) dengan nilai Logika 0 maka Input atau Masukannya harus bernilai Logika 1. Gerbang NOT biasanya dilambangkan dengan simbol minus (“-“) di atas Variabel Inputnya.

Simbol dan Tabel Kebenaran Gerbang NOT (NOT Gate)  

Gerbang NAND (NAND Gate)

        Arti NAND adalah NOT AND atau BUKAN AND, Gerbang NAND merupakan kombinasi dari Gerbang AND dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang AND. Gerbang NAND akan menghasilkan Keluaran Logika 0 apabila semua Masukan (Input) pada Logika 1 dan jika terdapat sebuah Input yang bernilai Logika 0 maka akan menghasilkan Keluaran (Output) Logika 1.

Simbol dan Tabel Kebenaran Gerbang NAND (NAND Gate) 

Gerbang NOR (NOR Gate)

        Arti NOR adalah NOT OR atau BUKAN OR, Gerbang NOR merupakan kombinasi dari Gerbang OR dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang OR. Gerbang NOR akan menghasilkan Keluaran Logika 0 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin mendapatkan Keluaran Logika 1, maka semua Masukan (Input) harus bernilai Logika 0.

Simbol dan Tabel Kebenaran Gerbang NOR (NOR Gate) 

Gerbang X-OR (X-OR Gate)

        X-OR adalah singkatan dari Exclusive OR yang terdiri dari 2 Masukan (Input) dan 1 Keluaran (Output) Logika. Gerbang X-OR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan-masukannya (Input) mempunyai nilai Logika yang berbeda. Jika nilai Logika Inputnya sama, maka akan memberikan hasil Keluaran Logika 0.

Simbol dan Tabel Kebenaran Gerbang X-OR (X-OR Gate) 

 

Gerbang X-NOR (X-NOR Gate)

        Seperti Gerbang X-OR,  Gerban X-NOR juga terdiri dari 2 Masukan (Input) dan 1 Keluaran (Output). X-NOR adalah singkatan dari Exclusive NOR dan merupakan kombinasi dari Gerbang X-OR dan Gerbang NOT. Gerbang X-NOR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan atau Inputnya bernilai Logika yang sama dan akan menghasilkan Keluaran (Output) Logika 0 jika semua Masukan atau Inputnya bernilai Logika yang berbeda. Hal ini merupakan kebalikan dari Gerbang X-OR (Exclusive OR).

Simbol dan Tabel Kebenaran Gerbang X-NOR (X-NOR Gate) 

Sumber : https://onlinelearning.uhamka.ac.id/

                https://teknikelektronika.com/pengertian-gerbang-logika-dasar-simbol/